معالجات ووحدات تحكم الإشارات الرقمية TMS320VC5509AZAY - DSP وDSC معالج إشارة رقمية ثابت النقطة 179-NFBGA -40 إلى 85
♠ وصف المنتج
سمة المنتج | قيمة السمة |
الشركة المصنعة: | شركة تكساس إنسترومنتس |
فئة المنتج: | معالجات ووحدات تحكم الإشارات الرقمية - DSP وDSC |
RoHS: | تفاصيل |
منتج: | معالجات الإشارات الرقمية |
مسلسل: | TMS320VC5509A |
أسلوب التركيب: | SMD/SMT |
الحزمة/الحالة: | NFBGA-179 |
جوهر: | سي 55 اكس |
عدد النوى: | 1 نواة |
الحد الأقصى لتردد الساعة: | 200 ميجا هرتز |
تعليمات ذاكرة التخزين المؤقت L1: | - |
ذاكرة بيانات التخزين المؤقت L1: | - |
حجم ذاكرة البرنامج: | 64 كيلوبايت |
حجم ذاكرة الوصول العشوائي للبيانات: | 256 كيلوبايت |
جهد التشغيل: | 1.6 فولت |
أدنى درجة حرارة تشغيل: | - 40 درجة مئوية |
أقصى درجة حرارة تشغيل: | + 85 درجة مئوية |
التغليف: | صينية |
ماركة: | شركة تكساس إنسترومنتس |
نوع التعليمات: | نقطة ثابتة |
نوع الواجهة: | اي تو سي |
حساس للرطوبة: | نعم |
نوع المنتج: | DSP - معالجات ووحدات تحكم الإشارات الرقمية |
كمية عبوة المصنع: | 160 |
الفئة الفرعية: | المعالجات ووحدات التحكم المضمنة |
جهد الإمداد - الحد الأقصى: | 1.65 فولت |
جهد الإمداد - الحد الأدنى: | 1.55 فولت |
مؤقتات المراقبة: | مؤقت مراقبة |
♠ معالج إشارة رقمية ثابت النقطة TMS320VC5509A
يعتمد معالج الإشارة الرقمية (DSP) ذو النقطة الثابتة TMS320VC5509A على نواة معالج وحدة المعالجة المركزية (CPU) من الجيل TMS320C55x DSP. تحقق بنية C55x™ DSP أداءً عاليًا واستهلاكًا منخفضًا للطاقة من خلال زيادة التوازي والتركيز الكامل على تقليل تبديد الطاقة. يدعم المعالج بنية ناقل داخلي تتكون من ناقل برنامج واحد، وثلاثة ناقلات لقراءة البيانات، وناقلين لكتابة البيانات، وناقلات إضافية مخصصة للأجهزة الطرفية ونشاط DMA. توفر هذه الناقلات القدرة على إجراء ما يصل إلى ثلاث عمليات قراءة للبيانات وعمليتي كتابة للبيانات في دورة واحدة. بالتوازي، يمكن لوحدة تحكم DMA إجراء ما يصل إلى عمليتي نقل بيانات في كل دورة بغض النظر عن نشاط وحدة المعالجة المركزية.
يوفر معالج C55x وحدتي مضاعفة تراكمية (MAC)، كل منهما قادر على إجراء عمليات ضرب 17 بت × 17 بت في دورة واحدة. تدعم وحدة حسابية/منطقية مركزية (ALU) ذات 40 بت وحدة حسابية/منطقية إضافية (ALU) ذات 16 بت. يتم استخدام وحدتي الحساب والمنطق تحت تحكم مجموعة التعليمات، مما يتيح تحسين النشاط المتوازي واستهلاك الطاقة. تُدار هذه الموارد في وحدة العنوان (AU) ووحدة البيانات (DU) في معالج C55x.
يدعم جيل معالج الإشارة الرقمية C55x مجموعة تعليمات بعرض بايت متغير لتحسين كثافة التعليمات. تُجري وحدة التعليمات (IU) عمليات جلب برامج 32 بت من الذاكرة الداخلية أو الخارجية، وتُرتب التعليمات لوحدة البرنامج (PU). تُفكّك وحدة البرنامج التعليمات، وتُوجّه المهام إلى موارد AU وDU، وتُدير خط الأنابيب المحمي بالكامل. تُجنّب خاصية التفرّع التنبؤي عمليات مسح خط الأنابيب عند تنفيذ التعليمات الشرطية.
توفر وظائف الإدخال والإخراج متعددة الأغراض، بالإضافة إلى المحول التناظري/الرقمي ذي 10 بتات، دبابيس كافية للحالة، والمقاطعات، ووحدات الإدخال/الإخراج لشاشات LCD، ولوحات المفاتيح، وواجهات الوسائط. تعمل الواجهة المتوازية بوضعين: إما كوحدة تابعة لوحدة تحكم دقيقة باستخدام منفذ HPI، أو كواجهة وسائط متوازية باستخدام EMIF غير المتزامن. يتم دعم الوسائط التسلسلية من خلال جهازين طرفيين من نوع بطاقة الوسائط المتعددة/الرقمية الآمنة (MMC/SD)، وثلاثة أجهزة McBSP.
تتضمن مجموعة الأجهزة الطرفية 5509A واجهة ذاكرة خارجية (EMIF) توفر وصولاً سلساً إلى الذواكر غير المتزامنة مثل EPROM وSRAM، بالإضافة إلى الذواكر عالية السرعة والكثافة مثل DRAM المتزامنة. تشمل الأجهزة الطرفية الإضافية ناقل تسلسلي عالمي (USB)، وساعة آنية، ومؤقت مراقبة، وواجهة I2C متعددة الأقطاب الرئيسية والتابعة. توفر ثلاثة منافذ تسلسلية متعددة القنوات ذات سعة تخزين مؤقتة كاملة (McBSPs) واجهة سلسة لمجموعة متنوعة من الأجهزة التسلسلية القياسية في الصناعة، واتصالات متعددة القنوات مع ما يصل إلى 128 قناة ممكّنة بشكل منفصل. واجهة منفذ المضيف المحسّنة (HPI) هي واجهة متوازية 16 بت تُستخدم لتوفير وصول معالج المضيف إلى 32 كيلوبايت من الذاكرة الداخلية على 5509A. يمكن تكوين واجهة منفذ المضيف المحسّنة (HPI) إما في وضع الإرسال المتعدد أو غير المتعدد لتوفير واجهة سلسة لمجموعة واسعة من معالجات المضيف. يوفر مُتحكم DMA نقل البيانات لستة سياقات قنوات مستقلة دون تدخل وحدة المعالجة المركزية، مما يوفر معدل نقل DMA يصل إلى كلمتين بطول 16 بت لكل دورة. كما يتضمن مؤقتين للأغراض العامة، وما يصل إلى ثمانية دبابيس إدخال/إخراج عامة مخصصة (GPIO)، وتقنية توليد ساعة رقمية بحلقة مقفلة الطور (DPLL).
يدعم المعالج 5509A نظام eXpressDSP™ الحائز على جوائز في هذا المجال، وبيئة التطوير المتكاملة Code Composer Studio™، ونظام DSP/BIOS™، ومعيار خوارزمية Texas Instruments، وأكبر شبكة خارجية في هذا المجال. تتميز بيئة التطوير المتكاملة Code Composer Studio بأدوات توليد أكواد، بما في ذلك مُترجم C ورابط مرئي، ومحاكي، وبرامج تشغيل أجهزة محاكاة RTDX™ وXDS510™، ووحدات تقييم. كما يدعم المعالج 5509A مكتبة C55x DSP التي تضم أكثر من 50 نواة برمجية أساسية (مرشحات FIR، ومرشحات IIR، وFFTs، ووظائف رياضية متنوعة)، بالإضافة إلى مكتبات دعم الشرائح واللوحات.
صُممت نواة معالج الإشارة الرقمية TMS320C55x ببنية مفتوحة تسمح بإضافة مكونات خاصة بالتطبيقات لتعزيز الأداء على خوارزميات محددة. تُحقق ملحقات الأجهزة في معالج 5509A التوازن الأمثل بين أداء الوظائف الثابتة والمرونة القابلة للبرمجة، مع تحقيق استهلاك منخفض للطاقة وتكلفة منخفضة، وهو ما كان من الصعب تحقيقه في سوق معالجات الفيديو. تُمكّن هذه الملحقات معالج 5509A من تقديم أداء استثنائي في ترميز الفيديو، مع توفر أكثر من نصف نطاقه الترددي لأداء وظائف إضافية مثل تحويل مساحة اللون، وعمليات واجهة المستخدم، والأمان، وبروتوكول TCP/IP، والتعرف على الصوت، وتحويل النص إلى كلام. ونتيجة لذلك، يُمكن لمعالج إشارة رقمية واحد من طراز 5509A تشغيل معظم تطبيقات الفيديو الرقمية المحمولة مع توفير مساحة معالجة كافية. لمزيد من المعلومات، يُرجى الاطلاع على مرجع مبرمج ملحقات الأجهزة TMS320C55x لتطبيقات الصور/الفيديو (رقم المرجع SPRU098). لمزيد من المعلومات حول استخدام مكتبة معالجة الصور DSP، راجع مرجع مبرمج مكتبة معالجة الصور/الفيديو TMS320C55x (رقم الأدبيات SPRU037).
• معالج إشارة رقمية TMS320C55x™ عالي الأداء ومنخفض الطاقة وثابت النقطة
− 9.26-، 6.95-، 5-ns زمن دورة التعليمات
- معدل الساعة 108-، 144-، 200 ميجاهرتز
- يتم تنفيذ تعليمة واحدة أو تعليمتين لكل دورة
- مضاعفات مزدوجة [حتى 400 مليون عملية مضاعفة وتراكم في الثانية (MMACS)]
- وحدتان حسابية/منطقية (ALUs)
- ثلاثة حافلات داخلية لقراءة البيانات/المعاملات وحافلتين داخليتين لكتابة البيانات/المعاملات
• ذاكرة وصول عشوائي مدمجة بسعة 128 كيلو بايت × 16 بت، تتكون من:
- 64 كيلو بايت من ذاكرة الوصول العشوائي ثنائية الوصول (DARAM) 8 كتل من 4 كيلو بايت × 16 بت
- 192 كيلو بايت من ذاكرة الوصول العشوائي أحادية الوصول (SARAM) 24 كتلة من 4 كيلو بايت × 16 بت
• 64 كيلو بايت من ذاكرة القراءة فقط (ROM) على الشريحة في حالة انتظار واحدة (32 كيلو بايت × 16 بت)
• أقصى مساحة ذاكرة خارجية قابلة للعنونة 8 ميجا بايت × 16 بت (ذاكرة DRAM متزامنة)
• ذاكرة ناقل متوازي خارجي 16 بت تدعم أيًا من:
- واجهة الذاكرة الخارجية (EMIF) مع إمكانيات GPIO وواجهة بدون غراء من أجل:
- ذاكرة الوصول العشوائي الساكنة غير المتزامنة (SRAM)
- ذاكرة EPROM غير المتزامنة
- ذاكرة الوصول العشوائي الديناميكية المتزامنة (SDRAM)
- واجهة منفذ مضيف متوازية محسّنة 16 بت (EHPI) مع إمكانيات GPIO
• التحكم القابل للبرمجة منخفض الطاقة في ستة مجالات وظيفية للجهاز
• منطق المحاكاة القائم على المسح الضوئي على الشريحة
• الأجهزة الطرفية المدمجة في الشريحة
- مؤقتان بـ 20 بت
- مؤقت مراقبة
- وحدة تحكم الوصول المباشر للذاكرة (DMA) ذات ست قنوات
- ثلاثة منافذ تسلسلية تدعم مجموعة من:
- ما يصل إلى 3 منافذ تسلسلية مؤقتة متعددة القنوات (McBSPs)
- ما يصل إلى واجهتي بطاقة الوسائط المتعددة/البطاقة الرقمية الآمنة
- مولد ساعة حلقة مقفلة الطور قابلة للبرمجة
- سبعة (LQFP) أو ثمانية (BGA) دبابيس إدخال/إخراج للأغراض العامة (GPIO) ودبوس إخراج للأغراض العامة (XF)
- منفذ USB كامل السرعة (12 ميجابت في الثانية) يدعم النقل الجماعي والمقاطعات والمتزامن
- واجهة متعددة الأسياد والتابعين للدوائر المتكاملة (I2C)
- ساعة الوقت الحقيقي (RTC) مع مدخل كريستالي، ومجال ساعة منفصل، ومصدر طاقة منفصل
− تقريب متتابع 10 بت A/D رباعي القنوات (BGA) أو ثنائي القنوات (LQFP)
• معيار IEEE Std 1149.1† (JTAG) منطق مسح الحدود
• الحزم:
− 144 طرفًا منخفض الارتفاع رباعي مسطح (LQFP) (لاحقة PGE)
− 179-Terminal MicroStar BGA™ (مجموعة شبكة الكرات) (لاحقة GHH)
− 179 طرفًا خاليًا من الرصاص MicroStar BGA™ (مجموعة شبكة الكرات) (لاحقة ZHH)
• 1.2 فولت أساسي (108 ميجاهرتز)، 2.7 فولت – 3.6 فولت/مخرج
• 1.35 فولت النواة (144 ميجاهرتز)، 2.7 فولت – 3.6 فولت/مخرج
• 1.6 فولت أساسي (200 ميجاهرتز)، 2.7 فولت – 3.6 فولت/مخرج
• نظام هجين وكهربائي ونظام نقل الحركة (EV/HEV)
- نظام إدارة البطارية (BMS)
- شاحن مدمج
- عاكس الجر
- محول تيار مستمر/تيار مستمر
- المبدئ/المولد